[情報] Zen2 架構分析 by Anandtech

看板 Pc_Shopping
作者
時間
留言 282則留言,74人參與討論
推噓 116  ( 119推 3噓 160→ )
原文:https://www.anandtech.com/show/14525/ 簡體中文翻譯:https://reurl.cc/Mm3aX (部分名詞有改成台灣習慣用法) -- 一年多來,我們一直惦念著AMD的下一代處理器產品。新的chiplet設計被認為是在驅動性 能和可擴展性方面的重大突破,特別是在越來越小的製程節點上製造高頻大晶片變得越來 越困難的情況下。AMD預計將通過Ryzen和EPYC在其處理器系列中部署其chiplet範式,這 些chiplet每個都有8個下一代Zen 2核心。今天,AMD更詳細地介紹了Zen 2核心,為公司 上週在Computex上展示的比上一代產品提高15%的時鐘性能提供了理由。 - AMD的Zen 2產品組合 目前AMD宣布擁有Zen 2核心的產品包括Ryzen第三代消費級CPU,即Ryzen 3000系列,以及 AMD下一代企業EPYC處理器,即Rome。到目前為止,AMD已經公佈了6款消費級Ryzen 3000 處理器的詳細信息,包括核心數量、頻率、內存支持和電源。關於服務器處理器的細節, 除了一些峰值之外,預計將在未來幾個月的適當時候公佈。 與第一代Zen相比,Zen 2的設計範式已經發生了顯著的變化。新平台和核心實現是圍繞台 積電7nm製程的小型8核chiplet設計的,尺寸約74~80mm2 。在這些chiplet上有兩組四核 組成的“核心複合體” (CCX) ,其中包含這4個核心和一組L3快取——Zen 2的L3快取是 Zen 1的兩倍。 每個完整的CPU,無論它有多少chiplet,都通過Infinity Fabric鏈路與中央IO晶片配對 。IO晶片充當所有片外通信的中心樞紐,因為它包含處理器的所有PCIe通道、內存通道, 以及與其他chiplet和其他CPU之間的Infinity Fabric鏈路。EPYC Rome處理器的IO晶片基 於台積電的14nm製程製造,而消費類處理器IO晶片 (體積更小,功能更少) 則基於 GlobalFoundries的12nm製程製造。 這款名為“Matisse” (或稱Ryzen 3rd Gen、Ryzen 3000系列) 的消費級處理器擁有最多 兩個chiplet,16個內核。AMD將在7月7日推出6個版本的Matisse,從6核到16核不等。6核 處理器和8核處理器有一個chiplet,8核以上的處理器有兩個chiplet,但在所有情況下IO 晶片都是相同的。這意味著每個基於Zen 2的Ryzen 3000處理器都可以訪問24個PCIe 4.0 通道和雙通道內存。根據今天的公告,Ryzen 5 3600的價格將從199美元到16核的700美元 以上 (我們正在等待這個價格的最終確認) 。 基於Zen 2 chiplet構建的EPYC Rome處理器擁有多達8個處理器,使一個平台可以支持多 達64個核心。與消費級處理器一樣,chiplet不可以直接相互通信——每個chiplet只能直 接連接到中央IO晶片。IO晶片包含8個內存通道的鏈路,以及多達128個PCIe 4.0連接通道 。 - AMD的路線圖 在討論新產品線之前,有必要回顧一下我們目前在AMD的計劃路線圖中所處的位置。 AMD之前的路線圖展示了從Zen到Zen 2、Zen 3的轉變,AMD解釋說,這個結構已有多年, 2017年發布Zen,2019年發布Zen 2,2021年發布Zen 3。節奏並不完全是一年一代,因為 這依賴於AMD的設計和製造能力,以及與代工廠合作夥伴的協議和當前的市場力量。 AMD曾表示,Zen 2的計劃始終是在7nm製程上推出,最終使用台積電的7nm製程 (Global Foundries未能及時準備好7nm製程,並最終放棄了這一計劃) 。下一代Zen 3預計將與更 新的7nm製程保持一致,目前AMD尚未對潛在的“Zen 2+”設計發表任何評論,儘管目前我 們並不期望看到它。 除了Zen 3之外,AMD已經聲明Zen 4和Zen 5目前正處於各自設計的不同階段,但是AMD沒 有承諾特定的時間框架或製程節點技術。AMD過去曾表示,這些平台和處理器設計的範式 都是提前3~5年制定的,公司必須在每一代產品上都下大賭注,以確保自己能夠保持競爭 力。 為了深入了解Zen 4,在Computex上,AMD嵌入式和半訂製組的高級副總裁Forrest Norrod 在採訪中向AnandTech獨家透露了AMD Zen 4 EPYC處理器的代號:Genoa。 Forrest解釋說,Zen 5的代號遵循類似的模式,但他不願對Zen 4產品的時間框架發表評 論。鑑於Zen 3的設計預計將在2020年年中推出,如果AMD遵循這一節奏,那麼Zen 4將在 2021年末/2022年初推出。目前還不清楚它將如何進入AMD的消費級路線圖計劃,它將取決 於AMD如何接近其晶片範式和未來對封裝技術的調整,以實現進一步的性能改進。 《Zen 2的性能聲明》 在Computex上,AMD宣布他們已經設計出了Zen 2,當比較相同頻率的Zen 2和Zen+時, Zen 2可以提供比Zen+平台高15%的原始性能。與此同時,AMD還聲稱,在相同的功率下, Zen 2可以提供1.25倍以上的性能增益,或在同樣的性能下只有一半的功耗。結合這一點 ,就特定基準而言,AMD聲稱其每瓦性能比其上一代產品高75%,比競爭對手高45%。 這些數字我們目前無法核實,因為我們手頭沒有相關產品,當7月7日禁令解除時,我們會 確定基準測試結果。AMD確實花了大量的時間來研究Zen 2微架構的新變化,以及平台級別 的變化,以展示該產品與上一代產品相比是如何改進的。 還應該注意的是,在AMD最近的技術日期間,該公司多次表示,他們無意與主要競爭對手 在漸進式更新上反覆拉鋸,試圖打敗對方,這可能會導致技術停滯不前。AMD的高管們表 示,無論競爭對手是誰,AMD都將竭盡所能地挑戰每一代產品的性能極限。首席執行官 Lisa Su博士和首席技術官Mark Papermaster都表示,他們預計Zen 2產品組合推出的時間 表將與競爭激烈的英特爾10nm產品線交叉。儘管情況並非如此,AMD的高管們表示,他們 仍在按計劃推進他們的路線圖。 AMD在展示其即將推出的Matisse處理器的性能時,選擇的基準是Cinebench。Cinebench是 一種浮點基準測試,該公司在這方面一直做得很好,它傾向於檢測CPU FP性能以及快取性 能,儘管它通常不涉及很多內存子系統。 早在今年1月的CES 2019上,AMD就展示了一款未命名的8核Zen 2處理器,與英特爾的高端 8核處理器i9-9900K相比,二者在Cinebench R15上的系統得分大致相同,但AMD全系統的 耗電量約為英特爾的1/3或更少。在5月份的Computex上,AMD公佈了很多8核和12核的細節 ,以及這些晶片在單執行緒和多執行緒Cinebench R20結果中的比較。 AMD表示,在比較不同內核數量時,它的新處理器在CPU基準測試方面提供了更好的單執行 緒性能、更好的多執行緒性能、更低的功耗和更低的價格。 談到遊戲,AMD在這方面相當樂觀。在1080p時,將Ryzen 7 2700X與Ryzen 7 3800X進行比 較,AMD希望幀速率每一代都能有11%~34%的增長。 在比較AMD和英特爾處理器時,AMD堅持對熱門遊戲進行1080p測試,再次比較核心數量和 價格類似的處理器。在幾乎所有的比較中,AMD的產品和英特爾的產品都不相上下,AMD有 的高些,有的低些,或平分秋色。以下以250美元產品為例進行比較: 此時,遊戲性能旨在展示頻率和IPC的改進,而不是展示PCIe 4.0帶來的好處。在頻率方 面,AMD表示,儘管7nm晶片尺寸縮小且通路電阻率較高,但與GlobalFoundries的14nm和 12nm相比,它們能夠從台積電7nm製程中獲得更高的頻率。 AMD還評論了新的L3快取設計,因為它從2MB/核心變成了4MB/核心。據AMD稱,L3快取翻了 一倍,使用獨立GPU進行遊戲時,1080p的性能提升了11%~21%。 Zen 2中有一些新指令可以幫助驗證這些數字。 《Windows優化》 對於使用Windows的非英特爾處理器而言,一個令人頭疼的關鍵問題是操作系統中的優化 和調度程序安排。我們在過去已經看到Windows對非英特爾微架構佈局是多麼地不友好, 例如AMD以前在Bulldozer中的模塊設計、高通在Snapdraon上使用的混合CPU策略,以及最 近在Threadripper上進行的多晶片安排,以便將不同的內存延遲域引入消費級計算。 顯然,AMD與微軟有密切的關係,當涉及到識別處理器的非常規核心拓撲時,這兩家公司 致力於確保執行緒和內存分配,沒有程序驅動的方向,試圖最大限度地利用系統。隨著5 月10日Windows的更新,一些額外的功能已經到位,以充分利用即將到來的Zen 2微架構和 Ryzen 3000晶片佈局。 優化有兩方面,這兩方面都很容易解釋。 - 執行緒分組 第一個是執行緒分配。當處理器具有不同的CPU核心“組”時,分配執行緒的方式也就不 同,所有這些方法都有各自的優缺點。執行緒分配的兩個極端歸結為執行緒分組和執行緒 擴展。 執行緒分組是當新執行緒生成時,它們將被直接分配到已經擁有執行緒的內核旁邊的內核 上。這使執行緒緊密結合在一起,用於執行緒到執行緒的通信,但是它可以創建高功率密 度的區域,特別是當處理器上有多個內核但只有幾個處於活動狀態的時候。 執行緒擴展是指內核彼此放置得盡可能遠。這意味著第二個執行緒盡可能遠地在不同的 chiplet或不同的核心複合體 (CCX) 上產生。這允許CPU通過沒有高功率密度的區域來保 持高性能,通常在多個執行緒上提供最佳的turbo性能。 執行緒擴展的危險在於,當一個程序生成兩個執行緒,而這兩個執行緒最終位於CPU的不 同位置的時候。在Threadrapper中,這甚至可能意味著第二個執行緒位於CPU的一個具有 較長內存延遲的部分,從而導致兩個執行緒之間的潛在性能不平衡,即便這些執行緒所在 的內核處於較高的turbo頻率。 由於現代軟體 (特別是電子遊戲) 正在產生多執行緒而不是依賴單個執行緒,並且這些執 行緒需要相互通信,AMD正在從混合執行緒擴展技術轉向執行緒分組技術。這意味著在訪 問另一個CCX之前,一個CCX將被執行緒填滿。AMD認為,儘管一個chiplet中具有高功率密 度的潛力,而另一個可能處於非活動狀態,但對於整體性能而言,這仍然是值得的。 對於Matisse而言,這應該可以為有限的執行緒場景提供一個很好的改進。看看這對即將 到來的EPYC Rome CPU或未來的Threadripper設計有多大影響將會很有趣。AMD在其解釋中 提供的單一基準是1080p Low的《火箭聯盟》,報告稱幀速率增加了15%。 - 時鐘提升 對於熟悉Skylake微架構的用戶來說,你可能還記得英特爾推出了一項名為Speed Shift的 新功能,使處理器能夠更自由地在不同P狀態之間進行調整,以及非常快速地從空閒調整 到負載——Skylake的第一個版本從100毫秒到40毫秒,然後Kaby Lake下降到15毫秒。它 通過將P狀態控制從操作系統返回給處理器來實現這一點,處理器根據指令吞吐量和請求 做出反應。在Zen 2中,AMD現在實現了相同的功能。 相比於英特爾,AMD在頻率調整方面已經具有足夠的粒度,允許25MHz而不是100MHz的差異 ,但是,當涉及非常突發驅動的工作負載 (burst-driven workload) 時,能夠實現更快 的ramp- to-load頻率跳變將給AMD帶來幫助,例如WebXPRT (英特爾最喜歡這種演示) 。 根據AMD的說法,使用Zen 2實現這一功能的方式將需要BIOS更新以及Windows 5月10日的 更新,但是它將把Zen的頻率提升時間從30毫秒降低到Zen 2的1~2毫秒。值得注意的是, 這比英特爾給出的數字要快得多。 AMD實現的技術名稱涉及CPPC2,即Collaborative Power Performance Control 2,AMD的 指標表明這會增加突發工作負載和應用程序負載。AMD表示,使用PCMark10的應用程序啟 動子測試,應用程序的啟動時間性能提升了6%。 - 增強了Zen 2的安全性 Zen 2的另一個方面是AMD用來提高現代處理器安全性要求的方法。正如已經報導過的,最 近一系列的側通道攻擊並沒有影響AMD處理器,這主要是因為AMD管理其TLB緩衝區的方式 ,這些緩衝區在大部分成為問題之前總是需要額外的安全檢查。儘管如此,對於AMD易受 攻擊的問題,它已經為這些問題實現了一個完全基於硬件的安全平台。 這裡的變化來自Speculative Store Bypass,稱為Spectre v4,AMD現在有額外的硬件與 操作系統或虛擬內存管理器 (如hypervisor) 協同工作,以便進行控制。AMD預計這些更 新不會帶來任何性能變化。諸如Foreshadow和Zombieload等新問題不會影響AMD處理器。 《指令》 - 快取和記憶體頻寬QoS控制 與大多數新的x86微架構一樣,存在通過新指令提高性能的動力,但也會嘗試在支持哪些 指令方面實現不同供應商之間的對等。對於Zen 2,雖然AMD沒有像英特爾那樣迎合一些更 古怪的指令集,但它在三個不同的領域增加了新的指令。 第一個是CLWB,以前已經在英特爾處理器上看到過它與非易失性內存有關。此指令允許程 序將數據推回到非易失性內存中,以防系統收到停機命令造成數據丟失。儘管AMD沒有明 確說明,但還有其他與保護數據到非易失性內存系統相關的指令。這可能表明AMD正在尋 求在未來的設計中更好地支持非易失性內存的硬件和結構,特別是在EPYC處理器中。 第二個快取指令WBNOINVD是一個僅限AMD的命令,但它基於其他類似的命令,如WBINVD。 此命令用於預測將來可能需要快取的特定部分,並清除它們,以便加速將來的計算。如果 所需的快取行未準備就緒,則會在所需操作之前處理刷新命令,從而增加延遲——當延遲 關鍵型指令仍沿流水線中傳遞時提前運行快取行刷新,有助於加速其最終執行。 在QoS下歸檔的最後一組指令實際上與如何分配快取和內存優先級有關。 當針對不同客戶將雲CPU拆分為不同的容器 (container) 或虛擬機 (VM) 時,性能級別並 不總是一致的,因為性能可能會根據另一個虛擬機在系統上執行的操作而受到限制。這就 是所謂的“嘈雜鄰居”問題:如果其他人正在佔用所有核心到內存的頻寬 (即L3快取) , 那麼系統上的另一個VM就很難訪問它所需的內容。由於這個嘈雜的鄰居,其他VM在處理其 工作負載時的延遲將是高度可變的。或者,如果一個任務關鍵型VM在系統上,而另一個VM 一直在請求資源,那麼任務關鍵型VM可能會錯過它的目標,因為它沒有訪問所需的所有資 源。 除了確保單個用戶可以完全訪問硬件之外,處理嘈雜的鄰居很困難。大多數雲提供商和操 作甚至不會告訴你是否有鄰居,在實時VM遷移的情況下,這些鄰居可能會非常頻繁地更改 ,因此不能保證在任何時候都有持續的性能。這就需要一組專用的QoS (服務質量) 指令 。 與英特爾的實現一樣,當一系列虛擬機分配到虛擬機管理程序之上的系統上時,虛擬機管 理程序可以控制每個虛擬機有多少記憶體頻寬和快取。如果任務關鍵型8核虛擬機需要訪 問64MB的L3和至少30GB/s的記憶體頻寬,則虛擬機監控程序可以控制優先級虛擬機始終有 權訪問該數量,並將其從其他虛擬機的池中完全刪除,或者在任務關鍵型虛擬機突然進入 完全訪問時智能地限制其要求。 英特爾只在其Xeon可擴展處理器上實現了這一功能,但AMD將為消費級和企業用戶在Zen 2 處理器系列中實現這一功能。 我在這個功能上遇到的最直接的問題是在消費級方面。想像一下,如果一個電子遊戲需要 訪問所有的快取和所有的記憶體頻寬,而一些流媒體軟體卻不能訪問——這可能會對系統 造成嚴重的破壞。AMD解釋說,雖然從技術上講,單個程序可以請求一定級別的QoS,但是 ,這些請求是否有效和合適將取決於操作系統或虛擬機監控程序。他們將此功能更多地視 為發揮虛擬機監控程序作用時使用的一種企業功能,而不是消費級系統上的裸機安裝。 - CCX尺寸 向下移動節點大小會在核心內外帶來許多挑戰。即使不考慮功率和頻率,將結構放入晶片 ,然後將晶片集成到封裝中,以及通過正確的連接為晶片的正確部分提供電力本身也成為 一種練習。AMD讓我們深入了解7nm如何改變其部分設計,以及其中的封裝挑戰。 AMD放棄的一個關鍵指標與核心複合體 (CCX) 有關:4個核心,相關的核心結構,然後是 L2和L3快取。AMD稱,在12 nm和ZEN+核心的情況下,單個核心複合體為60mm2 ,其中核心 佔44mm2 ,8MB的L3佔16mm2 。把其中兩個60mm2 的複合體加上兩個帶內存控制器、PCIe 通道、4個IF鏈路和其他IO,Zen+ Zeppelin裸片總共是213mm2 。 對於Zen 2,單個chiplet是74mm2 ,其中31.3mm2 是核心複合體,有16 MB的L3。AMD沒有 將這31.3個數字拆分為核心和L3,但是人們可以想像L3可能接近這個數字的50%。chiplet 如此小的原因是它不需要內存控制器,它只有一個IF鏈路,沒有IO,因為所有的平台要求 都在IO晶片上。這使得AMD可以使chiplet非常緊湊。然而,如果AMD打算繼續增加L3快取 ,那麼L3快取可能會佔據晶片的大部分。 但總體而言,AMD已經表示CCX (核心加L3) 的尺寸減少了47%。這顯示了巨大的可擴展性 ,特別是當+15%的原始指令吞吐量和增加的頻率開始發揮作用時。每mm2 的性能將是一個 非常令人興奮的指標。 - 封裝 由於Matisse使用AM4插槽,Rome使用EPYC插槽,AMD表示他們必須押寶封裝技術,以保持 兼容性。這些賭注中的一些最終總是為了持續的支持而進行權衡,但AMD相信,為了兼容 性值得付出額外的努力。 AMD談到的與封裝有關的關鍵問題之一是,每個裸片如何連接到封裝上。為了實現 pin-grid陣列台式機處理器,必須以BGA方式將晶片固定到處理器上。AMD表示,由於採用 了7nm製程,凸點間距 (裸片和封裝上的焊球之間的距離) 從12nm的150微米減少到7nm的 130微米。這聽起來並不多,但AMD表示,世界上只有兩家廠商擁有足夠的技術來做到這一 點。唯一的替代方案是使用更大的晶片來支持更大的凸點間距,最終導致晶片中出現大量 空閒 (或不同的設計範式) 。 為了實現更緊密的凸點間距,其中一種方法是調整在晶片下側處理凸點的方式。通常情況 下,封裝上的焊料凸點是一個無鉛焊料的團或球,依靠表面張力和回流的物理特性來確保 其一致且規則。然而,為了實現更緊密的凸點間距,AMD必須轉向銅柱焊料凸點拓撲。 為了實現這一特性,銅被外延沉積在掩模內,以便形成回流焊料所使用的“支架”。由於 焊柱的直徑,所需的掩模較少,從而產生較小的焊料半徑。由於其在Matisse內部的雙晶 片設計,AMD還遇到了另一個問題:如果IO晶片使用標準焊料凸點掩模,並且chiplet使用 銅柱,則集成散熱器需要有一定的高度一致性。對於較小的銅柱,這意味著管理銅柱的增 長水平。 - 佈線 除了將裸片放在有機襯底上之外,該襯底還必須管理裸片與裸片外部之間的連接。為了處 理額外的佈線,AMD必須將封裝中的襯底層增加到12層 (沒有透露在Rome需要多少層,也 許14層) 。對於單核chiplet和雙核chiplet處理器而言,這也變得有些複雜,特別是在將 裸片放進封裝之前對其進行測試時。 從圖中我們可以清楚地看到從兩個chiplet到IO晶片的IF鏈路,IO晶片也處理內存控制器 以及貌似電源平面的任務。chiplet之間沒有封裝內鏈接:chiplet無法直接通信, chiplet之間的所有通信都是通過IO晶片處理的。 AMD表示,採用這種佈局,他們還必須注意處理器如何放置在系統中,以及冷卻和內存佈 局。此外,當涉及到更快的內存支持或PCIe 4.0更嚴格的容差時,所有這些也需要被考慮 ,以便在不受其他佈線干擾的情況下為信號傳導提供最佳路徑。 《AMD Zen 2微架構概述》 - 快速分析 在AMD的技術日,在場的是同事兼首席架構師Mike Clark,他經歷了這些變化。Mike是一 個很好的工程師,儘管總是讓我感到有趣的是,談論最新產品上市的工程師們已經在公司 工作了一代、兩代或三代 (對於任何公司都是這樣,不僅僅是AMD) 。Mike說,他花了一 段時間來回想Zen+到Zen 2的具體變化,而他的腦海中已經經歷了幾代產品的變化。 Zen 2的一個有趣元素是圍繞其意圖。最初Zen 2僅僅是Zen+的縮小版,從12nm縮小到7nm ,類似於我們在本世紀初看到的英特爾的tick-tock模型。然而,AMD根據內部分析和7nm 的時間框架,決定使用ZEN 2作為性能更好的平台,以多種方式利用7nm,而不是僅僅在一 個新的製程節點上重新設計相同的佈局。作為調整的結果,AMD正在推動Zen 2的IPC比 Zen+提升15%。 當談到微架構的確切變化時,我們基本上看到的仍然是類似於Zen外觀的佈局規劃。Zen 2 是Zen系列的一員,在處理x86方面並不是完全的重新設計或不同的範例——與其他具有家 族更新的架構一樣,Zen 2提供了更有效的核心和更廣泛的核心,允許更好的指令吞吐量 。 從較高的層面來看,核心看起來非常相似。Zen 2設計的亮點包括不同的L2分支預測器, 稱為TAGE預測器,micro-op快取加倍,L3快取加倍,整數資源增加,加載/存儲資源增加 ,以及對單操作AVX-256 (或AVX2) 的支持。AMD表示,基於其能量感知頻率平台,AVX2沒 有頻率損失。 AMD還對快取系統進行了調整,其中最引人注目的是L1指令快取,它被減半到32kb,但關 聯性增加了一倍。進行這種更改是出於重要的原因,我們將在下一頁中對此進行討論。L1 數據快取和L2快取保持不變,但是事務後備緩衝區 (TLB) 增加了支持。AMD還表示,它已 經在安全方面增加了更深層次的虛擬化支持,有助於實現流水線後續的功能。正如本文前 面提到的,還有安全性強化更新。 對於快速分析,可以很容易地看出,在許多情況下,加倍micro-op快取將為IPC帶來顯著 的改進,而把它與負載/存儲資源的增加相結合,會有助於通過更多的指令。加倍L3快取 有助於特定工作負載,支持AVX2單操作也是如此,但改進的分支預測程序也將展示原始性 能提升。總而言之,從紙面分析來看,AMD 15%的IPC改進似乎是一個非常合理的數字。 在接下來的幾頁中,我們將深入探討微架構的變化。 - 提取/預提取 我們從處理器的前端開始,預取器。 AMD在這裡宣傳的主要改進是使用TAGE預測器,儘管它只用於非l1提取。這聽起來可能並 不足道:AMD仍然使用哈希感知器預取引擎為L1提取,這將會盡可能多的提取,但TAGE L2 分支預測器使用額外的標記來實現更長的分支歷史,以獲得更好的預測路徑。這對於L2預 取及以後的預取變得更加重要,哈希感知器優先用於基於功率的L1中的短預取。 在前端,我們還有更大的BTB,以幫助跟踪指令分支和快取請求。L1 BTB的大小增加了一 倍,從256個條目增加到512個條目,L2幾乎增加了一倍,從4K增加到7K。L0 BTB保持在16 個條目,但間接目標陣列最多可達1K個條目。總體而言,AMD的這些變化讓誤預測率降低 了30%,從而節省了電力。 另一個主要變化是L1指令快取。我們注意到它對於Zen 2來說更小:只有32KB而非64KB, 但是關聯性增加了一倍,從4路增加到8路。考慮到高速快取的工作方式,這兩種影響最終 不會互相抵消,但是32KB L1-I快取應該更節能,並且有更高的利用率。L1-I快取並不是 孤立地減少的——減少I快取大小的好處之一是允許AMD將micro-op快取的大小增加一倍。 這兩個結構在核心內部彼此相鄰,因此即使在7nm,我們也有空間限制的實例,導致核心 內部結構之間的權衡。AMD表示,這種較小的L1與較大的micro-op快取的配置,在更多的 測試場景中表現更好。 《解碼》 對於解碼階段,這裡的主要提升是micro-op快取。通過把2K條目加倍到4K條目,它將比以 前包含更多的解碼操作,這意味著它將經歷大量的重用。為了便於使用,AMD提高了從 micro-op快取到緩衝區的調度速度,最多8條融合指令。假設AMD可以經常繞過它的解碼器 ,這應該是一個非常有效的區塊。 4K條目更令人印象深刻的是當我們將它與競爭對手進行比較的時候。在英特爾的Skylake 系列中,這些內核中的micro-op快取只有1.5K條目。英特爾將Ice Lake的規模增加了50% ,達到了2.25K,這個核心將在今年晚些時候進入移動平台,明年可能進入服務器。相比 之下,AMD的Zen 2核心將涵蓋從消費級到企業的所有領域。同時,我們也可以將其與Arm A77 CPU的micro-op快取進行比較,該快取為1.5K條目,然而,它是Arm為核心設計的第一 個micro-op快取。 Zen 2中的解碼器保持不變,我們仍然可以訪問4個複雜解碼器 (Intel是1個複雜解碼器+4 個簡單解碼器) ,解碼指令被快取到micro-op快取中,並被分派到micro-op隊列中。 AMD還表示,它已經改進了其micro-op融合算法,但沒有詳細說明這將如何影響性能。目 前的micro-op融合轉換已經相當好,所以看看AMD在這裡做了什麼將會很有趣。與ZEN和 ZEN+相比,基於對AVX2的支持,這意味著解碼器不需要將AVX2指令分解為兩個micro-op: AVX2現在是通過流水線的單個micro-op。 除了解碼器之外,micro-op隊列和調度可以在每個週期向調度器饋送6個micro-op。但是 ,這有點不平衡,因為AMD有獨立的整數和浮點調度器:整數調度器每週期可以接受6個 micro-op,而浮點調度器只能接受4個micro-op。然而,調度可以同時向兩者發送 micro-op。 《浮點》 浮點性能的關鍵亮點是完全支持AVX2。AMD已經將執行單元的寬度從128位增加到256位, 允許單週期AVX2計算,而不是將計算分成兩個指令和兩個週期。這是通過提供256位負載 和存儲來增強的,因此FMA單元可以連續饋送。AMD指出,由於其能量感知調度,在使用 AVX2指令時沒有預定義的頻率下降 (但是頻率可能會根據溫度和電壓要求而降低,但無論 使用何種指令,這都是自動的) 。 在浮點單元中,隊列每個週期最多接受來自調度單元的4個micro-op,這些micro-op饋入 一個包含160個條目的物理寄存器文件。這將移動到4個執行單元,可以在加載和存儲機制 中向這些單元提供256b的數據。 除了尺寸加倍之外,FMA還進行了其他調整。AMD表示,他們提高了內存分配、重複物理計 算,以及某些音頻處理技術的原始性能。 另一個關鍵更新是將FP乘法延遲從4個週期減少到3個週期。這是相當顯著的進步。AMD表 示,公司對很多細節保密,因為公司想在8月的Hot Chips上展示。我們將在7月7日進行全 面的指令分析。 《整數單元、加載和存儲》 整數單元調度器每個週期最多可以接受6個micro-op,這些micro-op將饋送到224個條目的 重新排序緩衝區 (以前是192個) 。整數單元在技術上有7個執行端口,由4個ALU (算術邏 輯單元) 和3個AGU (地址生成單元) 組成。 調度程序由4個16條目的ALU隊列和1個28條目的AGU隊列組成,儘管AGU單元每個週期可以 向寄存器文件饋送3個micro-op。基於AMD對通用軟體中指令分佈的模擬,AGU隊列的大小 有所增加。這些隊列饋送180個條目的通用寄存器文件 (原先是168個) ,但也跟踪特定的 ALU操作,以防止潛在的停機操作。 三個AGU饋送到加載/存儲單元,加載/存儲單元每個週期可以支持兩個256位的讀取和一個 256位的寫入。從上圖可以看出,並非所有三個AGU都相同:AGU2只能管理存儲,而AGU0和 AGU1可以同時進行加載和存儲。 存儲隊列從44個條目增加到48個條目,數據快取的TLB也增加了。不過,這裡的關鍵指標 是加載/存儲頻寬,因為核心現在每個時鐘可以支持32個字節,而非原來的16個字節。 《快取和Infinity Fabric》 快取中最大的變化就是L1指令快取,它從64KB減少到了32KB,但是結合度從4路增加到了8 路。這一變化使AMD能夠將micro-op快取的大小從2K條目增加到4K條目,AMD認為這可以更 好地平衡現代工作負載的發展。 L1-D快取仍然是8路32KB ,而L2快取仍為8路512KB。L3快取是非包容性快取 (L2是包容性 快取) ,現在它的大小已經增加了一倍,達到16MB/核心複合體 (原先是8MB) 。AMD管理 L3的方式是每個CCX共享一個16MB的區塊,而不是允許從任何核心訪問L3。 由於L3的大小增加,延遲略有增加。L1仍然是4週期,L2仍然是12週期,但是L3已經從35 週期增加到了40週期 (這是大快取的一個特性,它們的延遲會稍微長一些;這是一個有趣 的權衡) 。AMD已經聲明它已經增加了處理L1和L2丟失的隊列的大小,儘管尚未詳細說明 它們現在有多大。 - Infinity Fabric 隨著Zen 2的推出,我們也轉向了第二代Infinity Fabric。IF2的主要更新之一是支持 PCIe 4.0,因此匯流排寬度從256位增加到512位。 據AMD稱,IF2的整體效率提高了27%,導致每比特的功耗更低。隨著EPYC中的IF鏈路越來 越多,這將變得非常重要,因為數據從chiplet傳輸到IO晶片。 IF2的一個特點是時鐘已經從DRAM主時鐘中分離出來。在Zen和Zen+中,IF頻率與DRAM頻率 耦合,這導致了一些有趣的場景,在這些場景中,內存可以運行得更快,但IF中的限制意 味著它們都受到時鐘鎖步特性的限制。對於Zen 2,AMD已經為IF2引入了比率,支持1:1的 正常比率或2:1的比率,可以將IF2時鐘減半。 這個比率應該在DDR4-3600或DDR4-3800附近自動發揮作用,但這確實意味著IF2時鐘減少 了一半,這對頻寬有衝擊效應。應該注意的是,即使DRAM頻率很高,如果IF頻率較慢,則 可能會限制從該較快內存獲得的原始性能增益。AMD建議在DDR4-3600附近保持1:1的比例 ,而是在該速度優化sub-timing。 《結論:平台、SoC、核心》 構建像Zen 2這樣的核心需要的不僅僅是構建核心。核心、SoC設計和平台之間的相互作用 要求不同的內部團隊聯合起來,創造出單獨工作所缺乏的協同水平。AMD在chiplet設計和 Zen 2方面所做的工作表現出了巨大的希望,不僅可以利用更小的製程節點,還可以為計算的未來開闢一條道路。 當進入更先進的製程節點時,主要優點是功耗更低。這可以通過以下幾種方式來實現:在 相同的性能下降低運行的功率,或者使用更多的功率預算來做更多的事情。隨著時間的推 移,我們在核心設計中看到了這一點:隨著更多的功率預算被開啟,以及內核中的不同單 元變得更高效,額外的功率被更廣泛地用來驅動內核,希望能提高原始指令速率。這不是 一個容易解決的問題,因為存在許多權衡因素:Zen 2核心中的一個例子就是L1 I快取的 減少使得AMD的micro-op快取增加了一倍,AMD希望這樣能提高性能和功耗。對這些工程師 來說,實施至少在高層次上可行的方案就像玩樂高一樣。 儘管如此,Zen 2看起來很像Zen。它屬於同一個系列,這意味著它看起來非常相似。AMD 在這個平台上所做的一切,啟用PCIe 4.0,並使服務器處理器擺脫類似NUMA的環境,都將 有助於AMD的長遠發展。AMD良好的前景取決於它可以驅動的服務器部件的頻率有多高,但 Zen 2+ Rome將會著力解決Zen的客戶提出的大量問題。 總之,AMD已經在Zen 2和Zen+的基礎上提高了15%的核心性能。隨著核心的變化,在高層 次上看肯定是可行的。專注於性能的用戶會喜歡新的16核Ryzen 9 3950X,而處理器在 105W時看起來效率很高,因此看看它在低功耗下會發生什麼會很有趣。我們也期待在接下 來的幾個月內Rome推出非常強大的產品,特別是像雙倍FP性能和QoS這樣的特性,64核的 原始多執行緒性能將成為市場的一個有趣的破壞者,特別是價格有效的話。我們很快就會 拿到硬件,在7月7日處理器發佈時展示我們的發現。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 125.231.223.218 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1560395330.A.FC1.html ※ 編輯: KotoriCute (125.231.223.218 臺灣), 06/13/2019 11:11:34
1Fkuninaka: 居然有人翻譯 太屌了 06/13 11:18
2Fjeff40108: x86要被搾乾了QQ 06/13 11:18
3Fjeff40108: 等真正的晶片下來還會寫更詳細的 06/13 11:19
4Fkuninaka: ZEN2改好多 反觀 06/13 11:22
5FYandereLove: 起飛啦 06/13 11:22
6FBlacKlonely: 要起飛啦 06/13 11:24
7Fkaj1983: 售價也起飛啦~ 06/13 11:25
8Fkuninaka: 售價哪有起飛 06/13 11:26
9Fb325019: 不單是把io拉出來而已整個微架構都做了大幅度的變更 06/13 11:27
10Fb325019: 16核心沒有賣400美就是價格起飛(? 06/13 11:28
11FNexus5X: GG N7 SRAM好像免錢一樣 狂灑ㄟ 06/13 11:29
12Fb325019: L3加倍結果才那點大小7nm威猛 06/13 11:30
13Fsaimeitetsu: 這家評測言論一向都偏坦i,現在造反? 06/13 11:31
14Fkuninaka: 架構分析 沒有什麼好偏袒的吧 06/13 11:31
15Fb325019: 不過L1砍半循環時間減半不知道會有多少影響 06/13 11:32
16Fb131325: 我從沒信過AMD,但也從沒質疑過TSMC 06/13 11:33
17FKotoriCute: Anandtech 偏袒? 06/13 11:34
18FNexus5X: anandtech很中立吧 06/13 11:36
19FKotoriCute: AnandTech 網站文章基本上有什麼才說 06/13 11:38
20FKotoriCute: 是有被害妄想嗎? 06/13 11:39
21FYandereLove: 價格根本超便宜,哀皇QQ 06/13 11:42
22Fkuninaka: 3700X 定價 $329 哪來起飛 06/13 11:43
23Fqooqoo995: 板子售價倒是起飛啦 06/13 11:45
24Fwadeawp: 坐等a黑開噴 06/13 11:47
25Fzxc88766: 錢準備好了 06/13 11:51
26Fdustlike: 好長XDD 06/13 11:51
27Fkuma660224: 10代架構分析:擠牙膏,過熱耗電,糞U 06/13 11:51
28Fkaj1983: 買新u不配新板嗎? 06/13 11:52
29Fkaj1983: 如果只撿上代的板,那當然整組沒飛多高 06/13 11:52
30Fkuninaka: 所以可以買上代的版阿 06/13 11:55
31Fjacky40383: 香死了 06/13 11:56
32Fkaj1983: 那就玩不到pcie4.0而已,板廠貼心改bios的就另算了 06/13 11:56
33Fnrsair: 推 06/13 11:56
34Fkuninaka: 這還好阿 主要是ZEN2的效能很香 06/13 11:57
35Fkaj1983: 香是一定的,沒人懷疑香味啊 06/13 11:59
36Fkuninaka: 所以用上代的版也OK 4.0對我不重要 06/13 12:03
37Fkuninaka: 價格沒起飛囉 06/13 12:03
38Fallyourshit: 我還在用SATA SSD 所以4.0 nvme SSD對我沒影響 06/13 12:06
39Fallyourshit: 我只想要最低階的3600+X470就夠用惹 06/13 12:07
40Fkuninaka: 我也是SATA而已,不需要升 06/13 12:07
41Ffriedpig: 就算拿pcie ssd還是爽度居多 大檔數據幾乎都跑分用 06/13 12:08
42Ffriedpig: 而已 06/13 12:08
43Fa868886615: 台積電什麼時候有14nm製程? 所以羅馬的io die是什 06/13 12:08
44Fa868886615: 麼製程? 06/13 12:08
45Fkuninaka: GF阿 06/13 12:09
46Fkuninaka: IO是GF製程 06/13 12:09
47Fb131325: 沒錢的硬要學人買高價板子喊貴? 06/13 12:09
48Ftonyselina: 想太多 多數人買X47甚至更低板都還好 06/13 12:09
49Fkuninaka: 昨天看SATA SSD價格,超便宜 06/13 12:09
50Fb131325: 買便宜板子跑預設不會 ? 06/13 12:10
51Ftint: 原文是說EPYC Rome的IO晶片是GF的14nm製造 翻譯翻成 06/13 12:12
52Ftint: 台積電製造 06/13 12:12
53Fb325019: 原文寫tsmc然後在留言說誤值 06/13 12:22
54FKotoriCute: 羅馬是GF14nm Ryzen 3rd是GF 12nm 06/13 12:26
55Ftint: 現在看原文是寫GF的14nm生產 06/13 12:28
56Ftint: The IO die for the EPYC Rome processors 06/13 12:29
57Ftint: is built on Global Foundries' 14nm process 06/13 12:29
58Fb325019: 修正了吧,昨天我看的時候是寫TSMC,底下也有人留言 06/13 12:30
59Fb325019: 指正 06/13 12:30
60Ftint: 剛才推文的時候看就已經修正了 06/13 12:30
61Ftint: 這樣中文翻譯照沒修正前翻的 翻譯沒問題 06/13 12:31
62FBlackCoal: 趕快推,不然人家以為我看不懂 06/13 12:38
63FBlackCoal: AMD:我們無意和i皇玩輪流領先的遊戲。我們想一次打 06/13 12:39
64FBlackCoal: 趴 06/13 12:39
65Fjadaboy: 翻譯完還是看不懂XD 06/13 12:42
66FKobePTT: R5-3600+B450+Sata SSD 省錢又香 06/13 12:42
67Fallyourshit: 懶人包:IPC上升是因為架構調整 微軟配合 GG給力 06/13 12:50
68Frockmanalpha: 推AMD 不要讓I皇在那邊擠牙膏 06/13 12:51
69Fasdg62558: zen+的缺點在zen2就修正 並微調架構 06/13 12:51
70Firaqolddad: 呼叫723還有UAC 06/13 12:52
71Fb325019: 照roadmap看下一代zen3應該還會繼續改微架構 06/13 12:53
72Fkuninaka: 沒改就別改數字 別學INTEL 06/13 12:54
73Fb325019: 真的w最少zen到zen+就很誠實告訴你只是小優化 06/13 12:55
74Ffriedpig: 說真的IO拉出去才不是微調呢 只是單ccx部分改的比 06/13 12:56
75Ffriedpig: 較少而已 06/13 12:56
76FWARgame723: 每一代進步這麼多真的是好事嗎?二手價崩盤,手上產品 06/13 13:03
77FWARgame723: 跟下一代比馬上變的很弱 06/13 13:03
78FWindcws9Z: 我同意,每一代都進步5%比較合理 06/13 13:04
79Fhduek153: 好了啦 723 反串理由回去想一下吧 06/13 13:05
80Ffriedpig: 改太大真正問題是軟體優化 不過目前大方向都還是差 06/13 13:05
81Ffriedpig: 不多 06/13 13:05
82FWindcws9Z: 所以每一代都進步5%,等軟體優化比較合理 06/13 13:06
83Fbobboy8755: 難怪這代出來的間隔這麼久 改動蠻大的關係 有夠佛 06/13 13:06
84Ffriedpig: 這代Delay是在等GG調製程 趕著出頻率就沒這麼漂亮了 06/13 13:08
85Fb10007034: 723講這沙學 06/13 13:10
86Fmenshuei: 盼下一代可以拉到5GHz以上。 06/13 13:15
87Fqweertyui891: 隔壁唯一進步的只有售價 06/13 13:17
88Fgladopo: 以後口號要改成99intel了嗎 06/13 13:19
89FWARgame723: intel這幾代在單核無調整的情況連續加核心,既顧到 06/13 13:22
90FWARgame723: 以前的使用者不會效能跟不上,又讓新的使用者能享 06/13 13:22
91FWARgame723: 受到更強的多核心效能,這才叫兩全其美的作法。而 06/13 13:22
92FWARgame723: 不是一下子單核多核ipc功耗全部突飛猛進,讓買你以 06/13 13:22
93FWARgame723: 前產品的人感覺被當棒槌 06/13 13:22
94Fb10007034: 笑爛你以為沒有AMD這樣玩,intel會加核心? 06/13 13:23
95Fb131325: 建議50年後再升級 保證不會當棒槌 06/13 13:23
96Fb10007034: intel才是真正把人當棒槌,偏偏還有人以為自己不是 06/13 13:23
97Fb131325: 一台PC才多少屁毛小錢 還不夠我去歐洲玩幾天 呵 06/13 13:24
98FBlackCoal: 723說的真有道理,intel就慢慢來吧 06/13 13:24
99FRisedo: cpu屌打 顯卡算是小贏NV這樣嗎 06/13 13:24
100Fallyourshit: 我這裡有顆神U i5 2400 賣723 5000就好 06/13 13:24
101Fghgn: OK intel就繼續玩4C8T就好 不要把i粉當棒槌 06/13 13:25
102Fcomipa: Intel還很貼心怕進步太快推出降速微碼 佛爆 06/13 13:25
103Fariadne: 看不懂的去翻一次恐龍書就看得懂了 其實不難 XD 06/13 13:25
104FWARgame723: 漏洞事件仔細想想就知道i皇的用心,需要安全的更新 06/13 13:28
105FWARgame723: 系統就好,而一般人的遊戲機追求效能也可以不用更 06/13 13:28
106FWARgame723: 新,至少intel給你選擇的權力 06/13 13:28
107Fzion1981: AMD: 我不跟你擠牙膏 錢掏出來 06/13 13:30
108Fyankeefat: AMD太狠心了 居然不給消費者選擇的權利 06/13 13:31
109Fjeff40108: 恐龍是OS好嗎....計組是算盤 06/13 13:31
110Fyankeefat: 讓你一邊享用高效能 一邊又有安全保障 06/13 13:31
111Fbobboy8755: 這說法就跟炒房有87%像 需要就組 想便宜就等 這嘴臉 06/13 13:31
112Fbobboy8755: 組個PC還要求保值是什麼心態 PC是組來用的 房子是買 06/13 13:32
113Fbobboy8755: 來住的 想保值 想升價的嘴臉真的很噁心 06/13 13:33
114Fb10007034: processor affinity的確是看恐龍沒錯 06/13 13:33
115Fb10007034: 看計組也看不懂AMD在幹麻吧 06/13 13:34
116Fjeff40108: Zen最猛的還是IF吧,縮小面積還是屌虐intel 06/13 13:34
117Fjeff40108: 算盤其實都有附x86的架構在附錄,要自己去翻 06/13 13:36
118Fjeff40108: 以前是cd,現在都在網路上了 06/13 13:37
119FAmibaGelos: 認真翻譯給推 幫畫重點 1. L3加倍 遊戲利多 2. 快 06/13 13:38
120FAmibaGelos: 取qos 雲端利多 3. tage 複雜分支程式利多 4. avx2 06/13 13:38
121FAmibaGelos: 56 轉檔壓縮模擬製圖特效利多 5. Op$加倍 hot loop 06/13 13:38
122FAmibaGelos: 在4~8K指令間的程式利多 6. io集中在一顆上 ML利多 06/13 13:38
123FAmibaGelos: 補推 06/13 13:40
124Fltyintw: gg有14nm? 06/13 13:45
125FHateson: 看不懂..... 06/13 13:45
126Fhenry4621: 某樓頗廠廠 INTEL打盤子著麼多年還幫他說話 06/13 13:50
127Fb325019: 那是原文誤植照翻過來的 06/13 13:51
128Fhenry4621: 要不是AMD intel牙膏不知道還要玩幾年 06/13 13:51
129Fyankeefat: 三年前還可以笑:難不成你要買AMD嗎? 06/13 13:55
130Fyankeefat: 現在已經笑不出來了 06/13 13:55
131Fkaj1983: AMD的cpu可以買,顯卡就不好說了 06/13 13:57
132Fkaj1983: intel現在玩遊戲的優勢如果被AMD搶走的話,那真的 06/13 13:58
133Fkaj1983: 留在這丟人現眼了XD 06/13 13:58
134Fjfgt7j8qgx: 推 06/13 13:59
135Fltyintw: 不一定 也是有人不在乎amd的顯卡熱量 06/13 14:01
136Fb325019: 我從ATI9550到現在沒裝過N卡 06/13 14:03
137Fltyintw: 但是溫度這麼高的確很容易 掉錫? 該怎麼說? 06/13 14:03
138Fltyintw: 就是要會銲台reball的那種故障 06/13 14:03
139FSich: 保固期內活的下來就好(x 06/13 14:07
140Fken720331: 太厲害了 06/13 14:07
141Fallyourshit: 銲錫台溫度是230度... 06/13 14:17
142FTAKADO: 進步太多還有人抱怨喔,不然以後都不要出新產品好了 06/13 14:27
143FTAKADO: 。 06/13 14:27
144Fkuma660224: 只有i粉才會嫌進步太多 06/13 14:28
145Fkuma660224: 手上4C8T頂級K版沒2年瞬間變成低規 06/13 14:29
146Ffriedpig: 230是要全焊的溫度吧 散熱沒做好是有機會解焊一點 06/13 14:32
147Ffriedpig: PS3還4某個型號散熱沒設計好就有這問題 XBOX好像也 06/13 14:33
148Ffriedpig: 有 06/13 14:33
149Fjeff40108: 現在封裝晶片不是直接用焊的,230度那是bga封裝完 06/13 14:35
150Fjeff40108: 的 06/13 14:35
151Fmenshuei: 進步太多會常常換腳位,就沒有辦法沿用了,會浪費 06/13 14:36
152Fmenshuei: 錢。 06/13 14:36
153Fmenshuei: 像是zen2就是進步太大連舊板的相同腳位都不一定合 06/13 14:38
154Fmenshuei: 用。 06/13 14:38
155Fb325019: 說的很像intel每代5%就沒換腳位w 06/13 14:40
156Fkira925: Zen2進度太大所以相同腳位不合用??? 06/13 14:47
157Fjior: 牙膏就是進步在腳位上阿 06/13 14:48
158Fjior: 性能沒提升腳位卻提升了 06/13 14:49
159Fa307042006: 先推再看 06/13 14:50
160Fkuninaka: ZEN哪裡腳位不合 06/13 14:51
161Fkuninaka: U大濕曾說過換腳位代表進步 06/13 14:51
162Fqwe753951: i皇要你換板你就乖乖換,同腳位不用換是錯覺 06/13 14:59
163Fkuma660224: 現在SOC化,進步很多也通常不用換腳位 06/13 15:10
164Fkuma660224: i皇擠牙膏也照樣換腳位,整死你 06/13 15:11
165FBaWanYi: 某樓嫌浪費錢就不要換啊這麼簡單,愛用又愛嫌,怎 06/13 15:23
166FBaWanYi: 麼不去用效能略低還要補漏洞的intel可以省錢不換腳 06/13 15:23
167FBaWanYi: 位? 06/13 15:23
168FLumia625: 奇怪惹 常見的A黑怎都躲起來了 只剩723反串 06/13 15:29
169Fkuninaka: 我說錯了,INTEL是要你換版 XDD 06/13 15:34
170Fjacky40383: zen2與舊板腳位不合?! 三小 06/13 16:11
171Fchenmingchih: 請問3800X跟3700X應該差距不大吧?但差了70鎂@@ 06/13 16:16
172Fb325019: 38跟37我會選37,反正核心數一樣也都有xfr散熱搞好 06/13 16:18
173Fb325019: 他會自動往上超 06/13 16:18
174Fchenmingchih: 3700X如果用C6H應該不用換板吧?如果不在意PCIE 4.0 06/13 16:21
175Fchenmingchih: 的話? 06/13 16:21
176FSmonSo: C6H幹嘛急著換 06/13 16:47
177Fkaj1983: 換ch7啊XD 06/13 16:53
178Fkaj1983: 幹...c7h啦@@ 06/13 16:54
179Fjior: 是我也選3700,預設比3800省電,只是效能差一些, 06/13 16:58
180Fjior: 真要超兩個天花板應該都一樣 06/13 16:58
181Fkuninaka: 3700+1 06/13 16:59
182Fkuninaka: base 65W很吸引人 06/13 17:00
183Fjior: 買38各人覺得不如省錢買37或是捏一點上39 06/13 17:00
184Fkuninaka: 要OC也能不錯的水準 06/13 17:00
185Fkuninaka: 8C 65W 很有時代意義 06/13 17:00
186Fazumanga: 好心動… (抱頭) 06/13 17:03
187Fltyintw: u大濕的 換腳味就是進步 意思其實就是可以馬上把 06/13 17:14
188Fltyintw: 有問題的針腳拔掉 06/13 17:14
189FTRFgee: 想想快十年前AMD就開始在搞垃圾假8核推土機 FX8000 06/13 17:19
190FTRFgee: 系列TDP記得都快200W 連六代I5都打不太贏 沒想到 06/13 17:19
191FTRFgee: 今天真的要用真香8核幹爆I皇了 06/13 17:19
192Fb325019: 8c base3.5G tdp65w這種夢幻規格以前想都不敢想w 06/13 17:20
193FEthanWake: 65W可以空冷嗎 06/13 17:27
194Fkuninaka: 就空冷阿 原廠散熱器 06/13 17:30
195Fkuninaka: 不像某間送你水冷喔 06/13 17:30
196Fkaj1983: 規格是規格,實際測試又是另一回事,這麼早就開始舒 06/13 17:31
197Fkaj1983: 服不太好,評測出來不符預期又開始嫌了 06/13 17:32
198Fkuninaka: TDP65W你怎麼測阿 實際上只能看溫度吧 06/13 17:32
199Fkaj1983: 等77看評測解禁吧 06/13 17:32
200Fkuninaka: 看滿載原廠散熱器能壓多少 06/13 17:32
201Fb325019: 別忘了TDP是基頻,不要到時候看到boost噴上去又在喊 06/13 17:35
202Fb325019: 65寫假的 06/13 17:35
203Fwaiter337: 多開元年? 06/13 17:36
204Fwaiter337: 感覺這次的偉業應該是GG想打入桌面市場 也付出很大 06/13 17:43
205Fwaiter337: 的心力 聽說GF放棄7nm是因為5nm3nm太貴 想一次pass 06/13 17:43
206Fkuninaka: 我從沒想過TSMC可以超越INTEL 06/13 17:45
207Fkuninaka: 當然部分也是AMD的能力 06/13 17:45
208Fwaiter337: 感覺上是GG利用AMD來攻擊面市場 GG規模好像比較大 06/13 17:46
209Fwaiter337: 桌面市場 06/13 17:46
210Fkuninaka: 不只桌面,SERVER也是 06/13 17:46
211Fwaiter337: GG有著做代工的理念 06/13 17:46
212Fb325019: 哪有一次到位這麼好康的事,沒練功還想跳級 06/13 17:47
213Fkuninaka: 高階晶片除了INTEL之外,TSMC幾乎包了 06/13 17:47
214Fwaiter337: 如果真的證實的話 這顆晶片根本可以改名叫TSMC RYZe 06/13 17:48
215Fwaiter337: n X3700 06/13 17:48
216Fwaiter337: 雖然AMD也很棒 不能否認 server ps5 vega 06/13 17:50
217Fjior: 現在就GPU還是差了點 06/13 17:53
218Fwaiter337: @Lumia因為昨天全部叛逃了 只剩下U 06/13 17:56
219Fwaiter337: 教主說科技業真正的know how是十萬青年十萬肝 真的 06/13 18:34
220Fwaiter337: 是神預測 梁孟松也無法帶出去的技術核心 06/13 18:34
221Fb325019: 那都是第一線的血汗換來的真功夫啊 06/13 18:49
222FWARgame723: 台積電難得能有機會在X86領域展現屌打intel晶圓廠的 06/13 18:51
223FWARgame723: 實力,當然認真做 06/13 18:51
224Frtcw: 好難撐到9月阿... 06/13 18:55
225Fkuninaka: 不然人家怎麼先梭哈AMD的XDD 06/13 19:00
226Fhn9480412: UAC :糞U 06/13 20:05
227Fhn9480412: PS3和360的問題都是SOC脫焊啦 06/13 20:07
228Fhn9480412: 散熱不佳導致主機板變形間接造成脫焊 06/13 20:08
229Fhn9480412: 後來是靠製程和散熱模組才改善這問題 06/13 20:09
230FiloserSD: 好長 06/13 20:10
231Fb325019: 原文就是靠背長啊w 06/13 20:22
232Fjerrychuang: IC的Tj頂多150C,要讓錫球掉應該還有段距離,PS3散 06/13 21:21
233Fjerrychuang: 熱不好應該比較可能造成錫球因為應力裂開吧,而不是 06/13 21:21
234Fjerrychuang: 直接解焊 06/13 21:21
235Fknml: 這次怎麼都沒出八核產品? 06/13 21:28
236FWARgame723: 樓上真的,AMD爛死了 3700X 3800X都不是八核 06/13 21:33
237Fkuninaka: 哪裡沒出八核心 06/13 21:37
238Fb325019: 瞎了?哪沒8核? 06/13 21:45
239Fb325019: https://i.imgur.com/tebJprY.jpg 06/13 21:48
240FWinux: 可能指的是CCX吧 Zen2 CCX還是4個一組 06/13 21:53
241Fb325019: 產品? 06/13 21:56
242Fkuma660224: 雙CCX也是真8核啊....只有1顆Die 06/13 22:46
243Fkuma660224: 而且人家連延遲也贏了.... 06/13 22:46
244FAmibaGelos: 不知跨ccx延遲如何 我估IF~14ns 共~50ns 還是偏慢 06/13 23:03
245FAmibaGelos: 希望zen3 ccx能上8核 這樣大型應用才能在epyc上跑 06/13 23:03
246Fdanny0108: 先推 06/13 23:32
247Fgoldie: 推 06/13 23:50
248Fhankower: CCX 8,一個Die 16C 是要多大型應用 06/14 00:06
249Fflylee: 超級電腦都可以用 EPYC 1了,是要多大型的應用? 06/14 00:12
250Fflylee: 2020 的超級電腦,幾乎都用上EPYC Rome 06/14 00:13
251Fflylee: 上面跑的應用程式還不夠大? 06/14 00:13
252Fkuninaka: 超級電腦就是超大型應用 06/14 00:16
253FWARgame723: Zen2一個CCX 8核吧? 06/14 00:22
254Fkuninaka: 4 06/14 00:22
255Fkuninaka: CCD是兩個CCX封裝成CHIPLET 06/14 00:22
256Fmindstack31: 應該改口 為何AMD 沒10核?才對啦 06/14 00:27
257Fmindstack31: 為何是 881216 而無 10 14 06/14 00:27
258Fkuninaka: 不想這樣切吧 06/14 00:31
259Fmindstack31: 10不是更好 真怪 06/14 00:32
260FWARgame723: 我本來還以為AMD廢物利用的個性會出10 14核 06/14 00:35
261Fkuninaka: 人家想賣多送兩柯 06/14 00:45
262Fwaiter337: 如果這時候intel開始研究並使用膠水 會違反專利嗎? 06/14 00:47
263Fwaiter337: 雖然站在十萬青年的立場 不希望intel跟風 06/14 00:47
264Fwaiter337: 但如果站在電腦遙遠的未來到是希望intel跟進,雖然講 06/14 00:48
265Fwaiter337: 的很好聽,其實只是希望它們削價競爭,消費者爽爽 06/14 00:48
266FAmibaGelos: 不是指超算啦 是指需大量分享類似reduce的應用 單 06/14 01:38
267FAmibaGelos: 一L3幫助很大 I家有優勢 既然zen2 1顆=8核 剛好zen 06/14 01:38
268FAmibaGelos: 3apu大概會上8核 不如1CCX直接8核 對I家趕盡殺絕(? 06/14 01:38
269FWARgame723: 可是現在zen2一個CCX就是八核了吧? 06/14 02:04
270FWARgame723: 兩個CCX組16核3950X,伺服器64核也是8個CCX配io Die 06/14 02:05
271FAmibaGelos: err那是1個die 2個ccx組8核 投影片有說維持1ccx4核 06/14 02:32
272FWARgame723: 原來如此,所以只是縮小CCX面積而已 06/14 02:46
273Fjeff40108: CCX的設計會影響cache coherent 06/14 05:21
274Fjeff40108: 如果要改ccx就要連IF也要改 06/14 05:22
275Fhankower: CCX好像不能不同核心數 要關就要一起關 06/14 07:01
276Fhankower: 不知道不同Die有沒有一樣的限制 06/14 07:03
277Fb325019: die內ccx之間倆倆有IF對接所以不能關單邊,這部分ze 06/14 07:35
278Fb325019: n2應該還沒改掉吧 06/14 07:35
279Fb325019: 不對IF沒有直接做到核心上當我沒說 06/14 07:43
280FAmibaGelos: cc在L3所以IF不用改 要改的是L3 xbar 比改IF還難XD 06/14 09:52
281FAmibaGelos: 7+好像beol沒改? 這樣的話等zen4改好像比較合理 06/14 09:54
282Fzenan321: Great 06/16 15:48

pc_shopping 熱門文章